教員紹介
メンバ
目標
研究テーマ
論文
リンク

TEL : 03-4212-2575
FAX : 03-4212-2120
国立情報学研究所
16F 1604号室

研究テーマ

重要論文・著書（上位10件）
査読付き論文／それらに相当する論文・著書
特許
上記に含まれない論文・記事・本等
講演等
チップ内ネットワークに関する論文は松谷博士のページから入手可能です

重要論文・著書（上位10件）
1 ISCA Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, D. Frank Hsu, Henri Casanova, ``A Case for Random Shortcut Topologies for HPC Interconnects'', The 39th International Symposium on Computer Architecture (ISCA), June 2012 (to appear)
1 IEEE TPDSMichihiro Koibuchi, Tomohiro Otsuka, Tomohiro Kudoh, Hideharu Amano, ``A Switch-tagged Routing Methodology for PC Clusters with VLAN Ethernet'', IEEE Transactions on Parallel and Distributed Systems, Vol.22, No.2, pp.217-230, Feb 2011
2 HPCAHiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, and Tsutomu Yoshinaga, ``Prediction Router: Yet Another Low Latency On-Chip Router Architecture'',The 15th International Symposium on High-Performance Computer Architecture, pp.367-378, Feb 2009
IEEE TCHiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga, "Prediction Router: A Low-Latency On-Chip Router Architecture with Multiple Predictors", IEEE Transactions on Computers (TC), Vol.60, No.6, pp.783-799, Jun 2011,
3 IEEE TPDSMichihiro Koibuchi, Kenichiro Anjo, Yutaka Yamada,Akiya Jouraku, Hideharu Amano, A Simple Data Transfer Technique using Local Address for Networks-on-Chips, IEEE Transactions on Parallel and Distributed Systems, Vol.17, No. 12, pp. 1425-1437, Dec 2006
4 IEEE TPDSMichihiro Koibuchi, Konosuke Watanabe, Tomohiro Otsuka, Hideharu Amano, Performance Evaluation of Deterministic Routings, Multicasts, and Topologies on RHiNET-2 Cluster, IEEE Transactions on Parallel and Distributed Systems, vol.16, no.8, pp.747--759, Aug. 2005
5 TCADHiroki Matsutani, Michihiro Koibuchi, Daisuke Ikebuchi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, ``Performance, Area, and Power Evaluations of Ultra Fine-Grained Run-Time Power-Gating Routers for CMPs'', IEEE Transactions on Computer-Aided Design of Integrated Circuits (TCAD), Vol.30, No.4, pp.520-533. Apr 2011
6 IEEE TPDS Hiroki Matsutani, Michihiro Koibuchi, Yutaka Yamada, D. Frank Hsu, and Hideharu Amano, ``Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network'', IEEE Transactions on Parallel and Distributed Systems, Vol. 20, No. 8, pp. 1126-1141, Aug 2009
7 IEEE TPDS Akiya Jouraku, Michihiro Koibuchi, Hideharu Amano, An Effective Design of Deadlock-Free Routing Algorithms Based on 2-D Turn Model for Irregular Networks, IEEE Transactions on Parallel and Distributed Systems, Vol.18, No.3, pp.320-333, Mar. 2007
8 IEEE TPDS J. Flich, T. Skeie, A.Mejia, O. Lysne, P. Lopez, A. Robles, J. Duato, M. Koibuchi, T. Rokicki, and J. C. Sancho, ``A Survey and Evaluation of Topology Agnostic Routing Algorithms'', IEEE Transactions on Parallel and Distributed Systems, Vol.23, No.3, pp.405-425, Mar. 2012
9 NOCS Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, Timothy M. Pinkston, ``A Lightweight Fault-tolerant Mechanism for Network-on-chip'', Proc. of the 2nd ACM/IEEE International Symposium on Networks-on-Chip (NOCS'08), pp.13-22, Apr 2008

↑ページトップへ

査読付き論文／それらに相当する論文・著書 等
  1. 鯉渕 道紘, 舟橋 啓, 上樂 明也, 天野 英晴, 適応型ルーティングにおける output selection function 並列処理シンポジウム JSPP-2000,pp.181-188 Jun. 2000
  2. Akira Funahashi, Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, The Impact of Output Selection Function on Adaptive Routing, Proc. of International Conference on Computers And Their Applications (CATA), pp.241-246, Mar. 2001.
  3. Akira Funahashi, Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, The Impact of Output Selection Function on Adaptive Routing, ISCA Information: An International Journal, Vol 4, No.4, pp. 541-550, 2001
  4. 鯉渕 道紘, 舟橋 啓,上樂 明也, 天野 英晴 適応型ルーティングにおける output selection function に関する研究 情報処理学会論文誌, Vol.42, No.4, pp.704-713, Apr. 2001
  5. Tsuyoshi Abe, Tomohiro Morimura, Takayuki Suzuki, Kensuke Tanaka, Michihiro Koibuchi, Keisuke Iwai, Hideharu Amano ASCA chip set: Key components of multiprocessor architecture for multi-grain parallel processing, An international Symposium on Low-Power and High-Speed Chips COOL Chips, Apr. 2001
  6. 舟橋 啓, 鯉渕 道紘, 上樂 明也, Irregular Network における Adaptive Routing の提案, 並列処理シンポジウム JSPP 2001 論文集, pp. 247-254, Jun. 2001
  7. 鯉渕 道紘, 舟橋 啓, 上樂 明也 適応型ルーティングにおける output selection function の提案 並列処理シンポジウム JSPP-2001,pp.255-262 Jun. 2001
  8. Michihiro Koibuchi, Akiya Jouraku, Akira Funahashi, Hideharu Amano, MMLRU selection function: An Output Selection Function on Adaptive Routing ISCA 14th International Conference on Parallel and Distributed Computing Systems(PDCS-2001), pp.1-6, Aug. 2001
  9. 鯉渕 道紘, 舟橋 啓, 上樂 明也, 天野 英晴 L-turn Routing: Irregular Network における Adaptive Routing, 情報処理学会論文誌ハイパフォーマンスコンピューティングシステム Vol.42 No.SIG 9(HPS 3),pp.119-134, Aug. 2001
  10. Michihiro Koibuchi, Akira Funahashi, Akiya Jouraku, Hideharu Amano, L-turn Routing: An Adaptive Routing in Irregular Networks, the International Conference on Parallel Processing(ICPP'01), pp.374-383,Sep. 2001
  11. Akiya Jouraku, Michihiro Koibuchi, Akira Funahashi, Hideharu Amano, Routing Algorithms on 2D Turn Model for Irregular Networks, the Sixth International Symposium on Parallel Architectures, Algorithms, and Networks(I-SPAN'02), pp.289-294(invited paper), May. 2002
  12. 鯉渕 道紘, 上樂 明也, 天野 英晴 イレギュラーネットワークにおける仮想チャネルを用いた固定ルーティング 並列処理シンポジウム JSPP 2002 論文集, pp.43-50, May. 2002
  13. Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, The Impact of Path Selection Algorithm of Adaptive Routing for Implementing Deterministic Routing, The 2002 International Conference on Parallel and Distributed Processing Techniques and Applications(PDPTA'02), pp.1431-1437, Jun. 2002
  14. 鯉渕 道紘, 上樂 明也, 天野 英晴 イレギュラーネットワークにおける仮想チャネルを用いた固定ルーティ ング, 情報処理学会論文誌ハイパフォーマンスコンピューティングシステム Vol.43, No.SIG 6(HPS 5), pp.112-121, Sep. 2002.
  15. Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, Deterministic Routing Techniques by Dividing into Sub-Networks in Irregular Networks, The IASTED International Conference on Networks, Parallel and Distributed Processing, and Applications (NPDPA 2002), pp.143-148, Oct. 2002
  16. 上樂 明也, 鯉渕 道紘, 天野 英晴 2次元 Turn モデルに基づくイレギュラーネットワーク向け ルーティングアルゴリズムの設計と評価, 先進的計算基盤システムシンポジウム SACSIS 2003 論文集, pp.37-44, May. 2003
  17. 上樂 明也, 鯉渕 道紘, 天野 英晴 2次元 Turn モデルに基づくイレギュラーネットワーク向け ルーティングアルゴリズムの設計と評価, 情報処理学会論文誌コンピューティングシステム Vol.44 SIG11(ACS 3), pp.157-168, Aug. 2003
  18. Michihiro Koibuchi, Akiya Jouraku, Konosuke Watanabe, Hideharu Amano, Descending Layers Routing: A Deadlock-Free Deterministic Routing using Virtual Channels in System Area Networks with Irregular Topologies, the International Conference on Parallel Processing(ICPP'03), pp.537-536, Oct. 2003
  19. Michihiro Koibuchi, Konosuke Watanabe, Kenichi Kono, Akiya Jouraku, Hideharu Amano, Performance Evaluation of Routing Algorithms in RHiNET-2 Cluster, IEEE International Conference on Cluster Computing (Cluster2003), pp.395-402, Dec. 2003
  20. Kenichiro Anjo, Yutaka Yamada, Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, BLACK-BUS: A New Data-Transfer Technique using Local Address on Networks-on-Chips, 18th International Parallel and Distributed Processing Symposium (IPDPS), pp.10-17. Apr, 2004
  21. 鯉渕 道紘, 渡邊 幸之介，大塚 智宏, 天野 英晴, RHiNET-2 クラスタを用いたシステムエリアネットワーク向けトポロジの実機評価, 先進的計算基盤システムシンポジウム SACSIS 2004 論文集, pp.381-388, May. 2004
  22. Yutaka Yamada, Hideharu Amano, Michihiro Koibuchi, Akiya Jouraku, Kenichiro Anjo, Katsunobu Nishimura Folded Fat H-Tree: an interconnection topology for Dynamic Reconfigurable Processor Array, The International Conference on Embedded And Ubiquitous Computing (EUC04),pp.301-311, Aug 2004 (Lecture Notes in Computer Science 3207)
  23. 鯉渕 道紘, 渡邊 幸之介，大塚 智宏, 上樂 明也， 天野 英晴, RHiNET-2 クラスタを用いたデッドロックフリー 固定ルーティングの実機評価, 情報処理学会論文誌コンピューティングシステム Vol.45 SIG11(ACS 7), pp.432--444, Oct 2004
  24. 鯉渕 道紘, 渡邊 幸之介，大塚 智宏, 天野 英晴, RHiNET-2 クラスタを用いたシステムエリアネットワーク向け トポロジの実機評価, 情報処理学会論文誌コンピューティングシステム Vol.45 SIG11(ACS 7), pp.420--431, Oct 2004
  25. Michihiro Koibuchi, Juan C. Martinez, Jose Flich, Antonio Robles, Pedro Lopez, Jose Duato, Enforcing In-Order Packet Delivery in PC Clusters using Adaptive Routing, Workshop on High Performance Computing and Networking, pp.78-81, Nov 2004
  26. Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, Path Selection Algorithm: The Strategy for Designing Deterministic Routing from Alternative Paths, PARALLEL COMPUTING, Volume 31, Issue 1, pp.117--130, Jan. 2005
  27. Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, MMLRU Selection Function: A Simple and Efficient Output Selection Function in Adaptive Routing, IEICE Transactions on Information and Systems VOL.E88-D No.1, pp.109-118, Jan. 2005
  28. Juan Martnez, Jose Flich, Antonio Robles,Pedro Lopez, Jose Duato, Michihiro Koibuchi, In-Order Packet Delivery in Interconnection Networks using Adaptive Routing 19th International Parallel and Distributed Processing Symposium (IPDPS), Apr. 2005
  29. 鯉渕 道紘, 大塚 智宏, 渡邊 幸之介，天野 英晴, RHiNET-2 クラスタにおけるユニキャストを基にしたマルチキャスト アルゴリズムの評価, 電子情報通信学会論文誌D-I, VOL.J88-D-I, No.4, pp.791--799, Apr. 2005
  30. 松谷 宏紀，鯉渕 道紘, 山田 裕, 上樂 明也, 天野 英晴 非最短経路を用いたチップ内ネットワーク向け経路設定手法, 先進的計算基盤システムシンポジウム SACSIS 2005 論文集, pp.177--184, May 2005
  31. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Destination Bundle: A Routing Table Reduction Technique for Distributed Routing on Dependable Networks-on-Chips, The 2005 International Conference on Parallel and Distributed Processing Techniques and Applications(PDPTA'05), pp.1343--1349, Jun. 2005
  32. Hiroki Matsutani, Michihiro Koibuchi, Yutaka Yamada, Akiya Jouraku, Hideharu Amano, Non-Minimal Routing Strategy for Application-Specific Networks-on-Chips, The 2nd International Workshop on Embedded Computing (ICPP Workshop) pp.273--280, Jun. 2005
  33. Tomohiro Otsuka, Michihiro Koibuchi, Akiya Jouraku, Hideharu Amano, VLAN-based Minimal Paths in PC Cluster with Ethernet on Mesh and Torus, the International Conference on Parallel Processing(ICPP'05), pp.567--576,Jun. 2005
  34. 安生 健一朗, 鯉渕 道紘, 山田 裕, 上樂 明也, 天野 英晴 ネットワークオンチップにおけるローカルラベリング方式の評価, 電子情報通信学会論文誌 D1, VOL.J88-D1 No.6 pp.1076--1090, Jun. 2005
  35. Michihiro Koibuchi, Konosuke Watanabe, Tomohiro Otsuka, Hideharu Amano, Performance Evaluation of Deterministic Routings, Multicasts, and Topologies on RHiNET-2 Cluster, IEEE Transactions on Parallel and Distributed Systems, vol.16, no.8, pp.747--759, Aug. 2005
  36. 松谷 宏紀，鯉渕 道紘, 山田 裕, 上樂 明也, 天野 英晴 非最短経路を用いたチップ内ネットワーク向け経路設定手法, 情報処理学会論文誌コンピューティングシステム Vol.46 SIG12(ACS 11), pp.73--83, Aug 2005
  37. Michihiro Koibuchi, Juan C. Martinez, Jose Flich, Antonio Robles, Pedro Lopez, Jose Duato, Enforcing In-Order Packet Delivery in System Area Networks with Adaptive Routing, Journal of Parallel and Distributed Computing(JPDC), pp.1223-1236, VOL 65 , Issue 10 Oct. 2005
  38. 松谷 宏紀，鯉渕 道紘, 天野 英晴, オンチップトーラス網における仮想チャネルフリールーティング, 先進的計算基盤システムシンポジウム SACSIS 2006 論文集, pp.377-384, May 2006
  39. Daihan Wang, Hiroki Matsutani, Masato Yoshimi, Hideharu Amano, Michihiro Koibuchi, A Parametric Study of Scalable Interconnects on FPGAs, The 2006 International Conference on Engineering of Reconfigurable Systems and Algorithms (ERSA'06), pp.130-135, Jun 2006
  40. Tomohiro Otsuka, Michihiro Koibuchi, Tomohiro Kudoh, Hideharu Amano, A Switch-tagged VLAN Routing Methodology for PC Clusters with Ethernet, the International Conference on Parallel Processing(ICPP'06), pp.479-486, Aug 2006
  41. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano,``A Virtual-Channel Free Mapping for Application-Specific On-Chip Torus Networks'', ISCA International Conference on Parallel and Distributed Computing Systems (PDCS-2006), pp.24-31, Sep 2006
  42. 山田 裕, 天野 英晴, 鯉渕 道紘, 上樂 明也, 安生 健一朗,リコンフィギャラブルプロセッサアレイ用チップ内接続網: Fat H-tree, 電子情報通信学会論文誌 D Vol.J89-D, No.9, pp.1923-1034, Sep 2006
  43. 松谷 宏紀，鯉渕 道紘, 天野 英晴, オンチップトーラス網における仮想チャネルフリールーティング, 情報処理学会論文誌コンピューティングシステム Vol.47 SIG(ACS 15), pp.12--24, Sep 2006
  44. 大塚智宏, 鯉渕道紘，工藤知宏, 天野英晴,スイッチでタグ付けを行うVLANルーティング法, 情報処理学会論文誌コンピューティングシステム Vol.47 SIG(ACS 15), pp.46--58, Sep 2006
  45. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``Enforcing Dimension-Order Routing in On-Chip Torus Networks without Virtual Channels'', The 2006 International Symposium on Parallel and Distributed Processing and Applications (ISPA-06), pp.207-218, Dec 2006
  46. Michihiro Koibuchi, Tsutomu Yoshinaga, Yasuhiko Nishimura, A Partial Irregular-Network Routing on Faulty k-ary n-cubes, International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA) pp.57-64, 2006
  47. Tsutomu Yoshinaga, Shojirou Kamakura,Michihiro Koibuchi, Predictive Switching in 2D Torus Routers'', International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA), pp.65-72, 2006
  48. Michihiro Koibuchi, Kenichiro Anjo, Yutaka Yamada,Akiya Jouraku, Hideharu Amano, A Simple Data Transfer Technique using Local Address for Networks-on-Chips, IEEE Transactions on Parallel and Distributed Systems, Vol.17, No. 12, pp. 1425-1437, Dec 2006
  49. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Performance, Cost, and Energy Evaluation of Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network, 21st International Parallel and Distributed Processing Symposium (IPDPS), pp.80(the full paper(10page) is stored in its CD-ROM.), Mar 2007
  50. Akiya Jouraku, Michihiro Koibuchi, Hideharu Amano, An Effective Design of Deadlock-Free Routing Algorithms Based on 2-D Turn Model for Irregular Networks, IEEE Transactions on Parallel and Distributed Systems, Vol.18, No.3, pp.320-333, Mar. 2007
  51. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "Network-on-Chip における Fat H-Tree トポロジに関する研究", 先進的計算基盤システムシンポジウム SACSIS'07 論文集, pp.201-209, May 2007 ("IEEE Computer Society Japan Chapter Award", 松谷博士が 最優秀若手研究賞受賞)
  52. 吉永 努, 村上 弘和, 鯉渕 道紘, "2-D トーラスネットワークにおける動的通信予測の効果", 先進的計算基盤システムシンポジウム SACSIS'07 論文集, pp.219-226, May 2007.
  53. Shigeo Urushidani, Shunji Abe, Kensuke Fukuda, Jun Matsukata, Yusheng Ji, Michihiro Koibuchi, Shigeki Yamada, Architectural Design of Next-generation Science Information Network, IEICE Transactions on Communications, VOL.E90-B No.5, pp.1061-1070, May 2007
  54. Jumpot Phuritatkul, Kien Nguyen, Michihiro Koibuchi, Yusheng Ji, Kensuke Fukuda, Abe Shunji, Jun Matsukata, Shigeo Urushidani, and Shigeki Yamada, ``Investigating the QoS Performance on a Testbed Network'', International Workshop on Performance Modeling and Evaluation in Computer and Telecommunication Networks (PMECT07), pp.1267-1272, Aug 2007
  55. Daihan Wang, Hiroki Matsutani, Hideharu Amano, Michihiro Koibuchi, ``A Temporal Correlation Based Port Combination Methodology for Networks-on-chip on Reconfigurable Systems'',The International Conference on Field Programmable Logica and Applications (FPL), pp.383-388, Aug 2007
  56. Shigeru Urushidani, Jun Matsukata, Yusheng Ji, Shuji Abe, Kensuke Fukuda, Michihiro Koibuchi, Shigeki Yamada, ``Layer-1 Bandwidth on Demand Services in SINET3'', IEEE Globecom 2007 Optical Networks and Systems Symposium, pp.26-30, Nov 2007
  57. 鯉渕 道紘，大塚 智宏, 工藤 知宏, 天野 英晴, イーサネットを用いた大規模クラスタネットワーク構築法, FIT2007 第6回情報科学技術フォーラム論文集, pp.71-74 (LC-011), Sep 2007
  58. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, ``Network-on-Chip における Fat H-Tree トポロジに関する研究'', 情報処理学会論文誌コンピューティングシステム, Vol.48, No.SIG 12 (ACS19), pp.178-191, Sep 2007
  59. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``Tightly-Coupled Multi-Layer Topologies for 3-D NoCs'', pp.75 (the full paper(10page) is stored in its CD-ROM.), Sep 2007
  60. Yuri Nishikawa, Michihiro Koibuchi, Masato Yoshimi, Kenichi Miura, Hideharu Amano, ``Performance Improvement Methodology for ClearSpeed's CSX600'', the International Conference on Parallel Processing(ICPP'07),Sep 2007 (西川氏が慶應義塾大学大学院理工学研究科2007年度国際論文発表奨励賞受賞)
  61. Shigeru Urushidani, Jun Matsukata, Kensuke Fukuda, Yusheng Ji, Shuji Abe, Michihiro Koibuchi, Shigeki Yamada, ``Implementation of Multilayer VPN Capabilities in SINET3'', the 33rd European Conference and Exhibition on Optical Communication (ECOC 2007), vol 3, pp. 103-103, Sep 2007
  62. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``A Port Combination Methodology for Application-Specific Networks-on-chip on FPGAs'', IEICE Transactions on Information and Systems(Special Section on Reconfigurable Systems), Vol.E90-D No.12, pp.1914-1922, Dec 2007
  63. Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, Hideharu Amano, "Run-Time Power Gating of On-Chip Routers Using Look-Ahead Routing", The 13th Asia and South Pacific Design Automation Conference (ASP-DAC), pp.55-60, Jan 2008
  64. Tsutomu Yoshinaga, Hirokazu Murakami, Michihiro Koibuchi, ``Impact of Predictive Switching in 2-D Torus Networks'', International Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA), pp.11-19, Dec 2007
  65. Hiroki Matsutani, Michihiro Koibuchi, D. Frank Hsu, Hideharu Amano, "Three-Dimensional Layout of On-Chip Tree-Based Networks", The 9th International Symposium on Parallel Architectures, Algorithms and Networks (I-SPAN), pp.281-288, May, 2008
  66. Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, Timothy M. Pinkston, ``A Lightweight Fault-tolerant Mechanism for Network-on-chip'', Proc. of the 2nd ACM/IEEE International Symposium on Networks-on-Chip (NOCS'08), pp.13-22, Apr 2008
  67. Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, Hideharu Amano, ``Adding Slow-Silent Virtual Channels for Low-Power On-Chip Networks'', Proc. of the 2nd ACM/IEEE International Symposium on Networks-on-Chip (NOCS'08), pp.23-32, Apr 2008
  68. 吉永 努, 村上 弘和, 鯉渕 道紘, ``2-D トーラスネットワークにおける動的通信予測による低遅延化'', 情報処理学会論文誌：コンピューティングシステム(ACS), vol.1, no.1, pp.28-39 June 2008
  69. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "ツリー型オンチップネットワークにおける適応的アクティベーション制御", 先進的計算基盤システムシンポジウム SACSIS'08 論文集, pp.375--384, June 2008
  70. 鯉渕 道紘, 吉永 努, 村上 弘和, 松谷 宏紀, 天野 英晴, "予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究", 先進的計算基盤システムシンポジウム SACSIS'08 論文集, pp.393--401, Jun 2008
  71. 松谷 宏紀、鯉渕 道紘、王 代涵、天野 英晴 ツリー型オンチップネットワークにおける適応的アクティベーション制御, 情報処理学会論文誌：コンピューティングシステム(ACS), vol.1 No.2, pp. 70-82, Aug 2008
  72. 鯉渕 道紘、吉永 努、村上 弘和、松谷 宏紀、天野 英晴 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究, 情報処理学会論文誌：コンピューティングシステム(ACS), vol.1 No.2, pp. 59-69, Aug 2008
  73. Koichi Inoue, Dai Akashi, Michihiro Koibuchi, Hideyuki Kawashima, Hiroaki Nishi,``Semantic router using data stream to enrich services'', International Conference on Future Internet Technologies (CFI08), pp.20-23, June 2008
  74. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``A Link Removal Methodology for Network-on-Chip on Reconfigurable Systems'', Proc. of the 18th International Conference on Field Programmable Logic and Applications (FPL'08), pp.269-276, Sep 2008
  75. 大塚 智宏, 鯉渕 道紘, 工藤 知宏, 天野 英晴, ``VLANイーサネットを用いたPCクラスタ向け大規模ネットワーク構築法'', 情報処理学会論文誌：コンピューティングシステム(ACS), Vol.1 No.3, pp.96-107, Dec 2008
  76. Takafumi Watanabe, Masahiro Nakao, Tomoyuki Hiroyasu, Tomohiro Otsuka, Michihiro Koibuchi, ``The Impact of Topoloy and Link Aggregation on PC Cluster with Ethernet''. (Work-in-progress presentation) IEEE International Conference on Cluster Computing (Cluster2008), pp.380-385, Sep. 2008
  77. Jumpot Phuritatkul, Kien Nguyen, Michihiro Koibuchi, Yusheng Ji, Kensuke Fukuda, Shunji Abe, Jun Matsukata, Shigeo Urushidani, Shigeki Yamada, ``Impact of QoS Operations on an Experimental Testbed Network'', Simulation Modelling Practice and Theory, Vol. 17, Issue 3, pp. 528-537, Wiley InterScience (2009)
  78. 漆谷 重雄, 松方 純, 阿部 俊二, 計 宇生, 福田健介, 鯉渕 道紘, 中村 素典, 山田 茂樹, ``多用なサービスを支える SINET3 の詳細ネットワーク設計'', 電子情報通信学会論文誌B, Vol.J91-B, No.10, pp.1136-1146, Oct 2008
  79. 辻 良繁. 井上 恒一, 明石 大, 石田 慎一, 牧野 友昭, 鯉渕 道紘, 川島 英之, 西 宏章” ``サービス指向ルータにおけるパケットストリーム解析支援'', WebDB Forum, Dec 2008
  80. Hiroki Matsutani, Michihiro Koibuchi, and Hideharu Amano, Tsutomu Yoshinaga, ``Prediction Router: Yet Another Low Latency On-Chip Router Architecture'', The 15th International Symposium on High-Performance Computer Architecture (HPCA), pp.367-378, Feb. 2009
  81. Michihiro Koibuchi,``A Partially Network Reconfiguration Mechanism on Two-dimensional Mesh and Torus with Faults'', The IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN), pp.91-96, Feb 2009
  82. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``A Link Removal Methodology for Application-Specific Networks-on-chip on FPGAs'', IEICE Transactions on Information and Systems, Vol.E92-D, No.4, pp.575-583, Apr 2009
  83. Shigeo Urushidani et al (計11名、Michihiro Koibuchiは第5著者), ``Design of Versatile Academic Infrastructure for Multilyaer Network Services'', IEEE Journal on Selected Areas in Communications (JSAC) Vol. 27, Issue. 3, 253-267, Apr 2009
  84. Michihiro Koibuchi, Tomohiro Otsuka, Hiroki Matsutani, Hideharu Amano, ``An On/Off Link Activation Method for Low-Power Ethernet in PC Clusters'', Proc. of the 23rd IEEE International Parallel and Distributed Processing Symposium (IPDPS'09), CD-ROM, May 2009
  85. Yuto Hirata, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``Low-Power Variable-Pipeline Router using Pipeline-Stage Integration'', Proc. of the 12th IEEE International Symposium on Low-Power and High-Speed Chips (COOL Chips XII), Poster session, p.155, Apr 2009
  86. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, ``低遅延オンチップネッ トワークのための予測ルータの評価'', 第7回先進的計算基盤システムシンポジ ウム(SACSIS'09)論文集, pp.209-218, May 2009
  87. 枚田 優人, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, ``パイプラインステージ統合 による省電力・可変パイプラインルータに関 する研究'', 第7回先進的計算基 盤システムシンポジウム(SACSIS'09)論文集, pp.19-26, May 2009
  88. 廣安 知之, 渡辺 崇文, 中尾 昌広, 大塚 智宏, 鯉渕 道紘, ``PCクラスタにおけるVLANイーサネットのトポロジの評価'', 第7回先進的計算基盤システムシンポジウム(SACSIS'09)論文集, pp.283-291, May 2009
  89. Jose Miguel Montanana, Michihiro Koibuchi, Takafumi Watanabe, Tomoyuki Hiroyasu, Hiroki Matsutani, Hideharu Amano, ``An On/Off Link Activation Method for Power Regulation in InfiniBand'', Proc. of the 2009 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA'09), pp.289-295, Jun 2009
  90. Shigeo Urushidani, Kensuke Fukuda, Yusheng Ji, Michihiro Koibuchi, Shunji Abe, Motonori Nakamura, Shigeki Yamada, Kaori Shimizu, Rie Hayashi, Ichiro Inoue, Kohei Shiomoto, and Hiroyuki Tanuma, ``Implementation and Evaluation of Layer-1 Bandwidth-on-Demand Capabilities in SINET3,'' accepted by IEEE International Conference on Communications (ICC 2009), (to appear)
  91. Hiroki Matsutani, Michihiro Koibuchi, Yutaka Yamada, D. Frank Hsu, and Hideharu Amano, ``Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network'', IEEE Transactions on Parallel and Distributed Systems, Vol. 20, No. 8, pp. 1126-1141, Aug 2009
  92. 漆谷 重雄、 清水 香里、福田 健介、林 理恵、鯉渕 道紘、田沼 浩行、 計 宇生、 今井 邦弘、阿部 俊二、井上 一郎、中村 素典、塩本 公平、山田 茂樹, 「レイヤ1帯域オンデマンドサービスシステムの開発」電子情報通信学会論文誌 B, Vol.J92-B, No.7, pp.1039-1049, Jul 2009
  93. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, ``低遅延オン チップネットワークのための予測ルータの評価'', 情報処理学会論文誌：コンピューティングシステム(ACS), Vol.2, No.3, pp.26-38, Sep 2009
  94. 枚田 優人, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, ``パイプラインステージ統合による省電力・可変パイプラインルータに関 する研究'', 情報処理学会論文誌：コンピューティングシステム(ACS), Vol.2, No.3, pp.71-82, Sep 2009
  95. 廣安 知之, 渡辺 崇文, 中尾 昌広, 大塚 智宏, 鯉渕 道紘, ``PCクラスタにおけるVLANイーサネットのトポロジの評価'', 情報処理学会論文誌：コンピューティングシステム(ACS), Vol.2, No.3, pp.131-141, Sep 2009
  96. Yuri Nishikawa, Michihiro Koibuchi, Masato Yoshimi, Akihiro Shitara, Kenichi Miura, Hideharu Amano, ``Performance Analysis of ClearSpeed's CSX600 Interconnects'', IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA), pp.203-210, Aug 2009
  97. Jose Miguel Montanana, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, ``Balanced Dimension-Order Routing for k-ary n-cubes'', Proc. of the 4th International Symposium on Embedded Multicore Systems-on-Chip (MCSoC'09), Sep 2009
  98. Tomoyuki Hiroyasu, Kozo Kawasaki, Michihiro Koibuchi, Shigeo Urushidani, Mitsunori Miki and Masato Yoshimi, Efficient Scheduling Algorithms on Bandwidth Reservation Service of Internet using Genetic Algorithm, The 9th International Conference on Intelligent Systems Design and Applications (ISDA), pp.683-688, Dec 2009
  99. Sen In, Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, and Hideharu Amano, ``Performance, Cost, and Power Evaluations of On-Chip Network Topologies in FPGAs'', The IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN), pp.181-189, Feb 2010
  100. Yu Kojima, Hiroki Matsutani, Michihiro Koibuchi, and Hideharu Amano, ``A low-power fault-tolerant NoC using error correction and detection codes'', The IASTED International Conference on Parallel and Distributed Computing and Networks (PDCN), pp.111-118, Feb 2010
  101. Shigeo Urushidani, Kensuke Fukuda, Yusheng Ji, Shunji Abe, Michihiro Koibuchi, Motonori Nakamura, Shigeki Yamada, Michihiro Aoki, ``Expansion of Bandwidth-on-Demand Capabilities in Japanese Academic Backbone Network'', IEEE BoD 2010
  102. Hiroki Matsutani, Michihiro Koibuchi, Daisuke Ikebuchi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, ``Ultra Fine-Grained Run-Time Power Gating of On-Chip Routers for CMPs'', Proc. of the 4th ACM/IEEE International Symposium on Networks-on-Chip (NOCS'10), pp.61-68, May 2010
  103. 松谷 宏紀, 鯉渕 道紘, 池淵 大輔, 宇佐美 公良, 中村 宏, 天野 英晴, ``CMPにおけるオンチップルータの細粒度パワーゲーティングの評価'', 第8回先進的計算基盤システムシンポジウム(SACSIS'10)論文集, pp.11-20, May 2010
  104. 小島 悠, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, ``エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化'', 第8回先進的計算基盤システムシンポジウム(SACSIS'10)論文集, pp.3-10, May 2010.
  105. Jose Miguel Montanana, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, ``Stabilizing Path Modification of Power-Aware On/Off Interconnection Networks'', The 5th IEEE International Conference on Networking, Architecture, and Storage (NAS 2010), pp.218-227, July 2010
  106. Yuri Nishikawa, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, ``A Deadlock-free Non-minimal Fully Adaptive Routing using Virtual Cut-through Switching'', The 5th IEEE International Conference on Networking, Architecture, and Storage (NAS 2010), pp.431-438, July 2010
  107. Tomoaki Makino, Michihiro Koibuchi, Hideyuki Kawashima, Koichi Inoue, Hiroaki Nishi, ``Hardware Architecture for Supporting High-speed Database Insertion on Service-oriented Router for Future Internet'', Proc. of the 2010 International Conference on Parallel and Distributed Processi\ ng Techniques and Applications (PDPTA'10), pp. XX, Jun 2010
  108. Yasutsugu Nagatomi, Michihiro Koibuchi, Hideyuki Kawashima, Koichi Inoue and Hiroaki Nishi, A Regular Expression Processor embedded in Service-friendly Router for Future Internet 5th International Symposium on Embedded Multicore Systems-on-chip (MCSoC,2010, Sep. 13)
  109. 松谷 宏紀, 鯉渕 道紘, 池淵 大輔, 宇佐美 公良, 中村 宏, 天野 英晴, ``CMPにおけるオンチップルータの細粒度パワーゲーティングの評価'', 情処理学会論文誌コンピューティングシステム, Vol.3, No.3, pp.100-112, Sep 2010.
  110. 西川 由理, 鯉渕 道紘, 松谷 宏紀, 天野 英晴, ``単フリット・単サイクルルータを用いたNoC向け非最短完全適応型ルー ティン グ'', 情報処理学会論文誌コンピューティングシステム, Vol.3, No.3, pp.88-99, Sep 2010
  111. Cisse Ahmadou Dit ADI, Hiroki Matsutani, Michihiro Koibuchi, Hidetsugu Irie, Takefumi Miyoshi, Tsutumo Yoshinaga, ``An Efficient Path Setup for a Hybrid Photonic Network-on-Chip'', Proc. of the 2nd Workshop on Ultra Performance and Dependable Acceleration Systems (UPDAS'10), pp.156-161, Nov 2010
  112. Yuto Hirata, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``A Variable-pipeline On-chip Router Optimized to Traffic Pattern'', Proc. of the 3rd International Workshop on Network on Chip Architectures (NoCArc'10), pp.57-62, Dec 2010
  113. Michihiro Koibuchi, Tomohiro Otsuka, Tomohiro Kudoh, Hideharu Amano, ``A Switch-tagged Routing Methodology for PC Clusters with VLAN Ethernet'', IEEE Transactions on Parallel and Distributed Systems, Vol.22, No.2, pp.217-230, Feb 2011
  114. Yuri Nishikawa, Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, ``Semi-deflection Routing: A Non-minimal Fully-adaptive Routing for Virtual Cut-through Switching Network'', International Journal of Computer and Network Security (IJCNS), Vol.2, No.10, pp.52-58, Oct 2010.
  115. Yuri Nishikawa, Michihiro Koibuchi, Masato Yoshimi, Kenichi Miura, Hideharu Amano,``An Analytical Network Performance Model for SIMD Processor CSX600 Interconnects, Journal of Systems Architecture pp.146-159, Vol.57 Issue 1, January, 2011
  116. Hiroki Matsutani, Michihiro Koibuchi, Daisuke Ikebuchi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, ``Performance, Area, and Power Evaluations of Ultra Fine-Grained Run-Time Power-Gating Routers for CMPs'', IEEE Transactions on Computer-Aided Design of Integrated Circuits (TCAD), Vol.30, No.4, pp.520-533. Apr 2011
  117. Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga, "Prediction Router: A Low-Latency On-Chip Router Architecture with Multiple Predictors", IEEE Transactions on Computers (TC), Vol.60, No.6, pp.783-799, Jun 2011
  118. Hiroki Matsutani, Yasuhiro Take, Daisuke Sasaki, Masayuki Kimura, Yuki Ono, Yukinori Nishiyama, Michihiro Koibuchi, Tadahiro Kuroda, Hideharu Amano, ``A Vertical Bubble Flow Network using Inductive-Coupling for 3-D CMPs'', Proc. of the 5th ACM/IEEE International Symposium on Networks-on-Chip (NOCS'11), pp.49-56, May 2011
  119. 小島 悠, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, ``エラー訂正・検出符号を用いたNetwork-on-Chipの低消費電力化'', 情報処理学会論文誌コンピューティングシステム, Vol.4, No.4, pp.24-35, Oct, 2011
  120. Cisse Ahmadou Dit ADI, Hiroki Matsutani, \underline{Michihiro Koibuchi}, \ Hidetsugu Irie, Takefumi Miyoshi, Tsutomu Yoshinaga pp. 244-259, The International Journal of Networking and Computing,Vol.1, Num.2, July 2011
  121. Daihan Wang, Michihiro Koibuchi, Tomohiro Yoneda, Hiroki Matsutani, Hideharu Amano, ``A Dynamic Link-Width Optimization for Network-on-Chip'', Proc. of the 1st International Workshop on Cyber-Physical Systems, Networks, and Applications (CPSNA'11), Poster session, pp.106-108, Aug 2011
  122. Michihiro Koibuchi, Takafumi Watanabe, Atsushi Minamihata, Masahiro Nakao,Tomoyuki Hiroyasu, Hiroki Matsutani, Hideharu Amano, Performance Evaluation of Power-aware Multi-tree Ethernet for HPC Interconnects, The Second International Conference on Networking and Computing, pp.50-57, Dec, 2011
  123. J. Flich, T. Skeie, A.Mejia, O. Lysne, P. Lopez, A. Robles, J. Duato, M. Koibuchi, T. Rokicki, and J. C. Sancho, ``A Survey and Evaluation of Topology Agnostic Routing Algorithms'', IEEE Transactions on Parallel and Distributed Systems, Vol.23, No.3, pp.405-425, Mar. 2012
  124. Hiroki Matsutani, Yuto Hirata, Michihiro Koibuchi, Kimiyoshi Usami, Hiroshi Nakamura, Hideharu Amano, ``A Multi-Vdd Dynamic Variable-Pipeline On-Chip Router for CMPs'', Proc. of the 17th Asia and South Pacific Design Automation Conference (ASP-DAC'12), pp.407-412, Jan. 2012
  125. 鯉渕 道紘, 松谷 宏紀, 天野 英晴, D. Frank Hsu, Henri Casanova, ``高性能計算機インターコネクトにおけるランダムショートカットトポロジ'', 2012年ハイパフォーマンスコンピューティングと計算科学シンポジウム (HPCS2012)、論文集、pp.85-92, Jan 2012
  126. Michihiro Koibuchi, Shin-ichi Ishida, Hiroaki Nishi, The Impact of Routing Cache on High-Performance Switches, The 10th International Conference on Optical Internet (COIN2012), May 2012 (to appear)
  127. Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, D. Frank Hsu, Henri Casanova, ``A Case for Random Shortcut Topologies for HPC Interconnects'', The 39th International Symposium on Computer Architecture (ISCA), June 2012(to appear)
特許
  1. 松谷 宏紀, 鯉渕 道紘, 特願2007-123980「三次元集積電気回路の配線構造及びそのレイアウト方法」（2007.5出願)
  2. 鯉渕 道紘, 吉永 努, 鎌倉 正司郎, 特願2007-135940 「ルータおよび並列分散システム」（2007.5出願)
上記に含まれない論文・記事・本等
  1. 上樂 明也, 舟橋 啓, 鯉渕 道紘, 若林 正樹, 天野 英晴, 命令レベルシミュレーション による adaptive routing の評価. 情報処理学会技術研究報告 [HOKKE-2000], 2000-ARC-137,2000-HPC-80 pp.47-52 Mar. 2000
  2. 鯉渕 道紘, 舟橋 啓, 上樂 明也, 若林 正樹, 天野 英晴, Irregular Network における Adaptive Routing の提案. 電子情報通信学会技術研究報告 [コンピュータシステム], CPSY-2000-44, pp.33-41 Aug. 2000
  3. 会議レポートJSPP2000 2000年記念並列処理シンポジウム　情報処理学会誌41号8巻 pp.992, Aug. 2000
  4. 上樂 明也, 鯉渕 道紘, 舟橋 啓, 天野 英晴, L-turn routing: Irregular Network における Adaptive Routing, 電子情報通信学会技術研究報告 [コンピュータシステム], CPSY-2001-12, pp.89-96, Apr. 2001
  5. 鯉渕 道紘, 上樂 明也, 舟橋 啓, 天野 英晴, MMLRU selection function: 適応型ルーティングにおける output selection function, 電子情報通信学会技術研究報告 [コンピュータシステム], CPSY-2001-12, pp.89-96, Apr. 2001
  6. 小川 陸, 阿部 剛, 鯉渕 道紘, 天野 英晴 ソフトウエア制御キャッシュの実装及び評価, 電子情報通信学会技術研究報告 CPSY2001-43, pp.63-70, Aug. 2001
  7. 阿部 剛, 鯉渕 道紘, 小川 陸, 岩井 啓輔, 天野 英晴 コンパイラ主導型マルチプロセッサシステムASCAにおけるソフトウェア 制御キャッシュシステムの実装, 電子情報通信学会技術研究報告 VLD2001-12, pp.27-34, May. 2001
  8. 鯉渕 道紘, 上樂 明也, 天野 英晴 PCネットワークにおける仮想チャネルを用いた固定ルーティング手法 , 電子情報通信学会技術研究報告 [コンピュータシステム], CPSY-2002-43, pp.17-22, Aug. 2002
  9. 鯉渕 道紘, システムエリアネットワークにおけるルーティングに関する研究，慶應義塾大学大学院理工学研究科開放環境科学専攻博士論文, Mar. 2003
  10. 鯉渕 道紘, 渡邊 幸之介, 河野 賢一，上樂 明也, 天野 英晴 RHiNET-2 クラスタを用いたルーティングアルゴリズムの実機評価 , 電子情報通信学会技術研究報告 [コンピュータシステム], CPSY-2003-13, pp.43-48, Aug. 2003
  11. 安生 健一朗, 山田 裕, 上樂 明也, 鯉渕 道紘, 天野 英晴, 本村 真人 マルチタスク設計を指向したリコンフィギュラブルプロセッサアーキ テクチャ, 電子情報通信学会技術研究報告 [リコンフィギュラブルシステム], Sep. 2003
  12. 天野 英晴, 山田 裕, 鯉渕 道紘, 上樂 明也, 安生 健一朗, 西村 克信, リコンフィギャラブルプロセッサアレイ用チップ内接続網 Folded Fat H-tree, 電子情報通信学会技術研究報告 [リコンフィギュラブルシステム](デ ザインガイア), Nov. 2003
  13. 鯉渕 道紘, 大塚 智宏, 渡邊 幸之介，天野 英晴, RHiNET-2 クラスタにおけるユニキャストを基にしたマルチキャスト アルゴリズムの評価, 情報処理学会技術研究報告 2004-EVA-8 pp.25-30 Mar. 2004
  14. 大塚 智宏, 渡邊 幸之介，北村 聡, 鯉渕 道紘, 山本 淳二, 西 宏章, 工藤 知宏, 天野 英晴, RHiNET プロジェクトの最終報告, 情報処理学会技術研究報告 2004-ARC-158 (6) pp.31-36 May 2004
  15. 鯉渕 道紘, Juan C. Martinez, Jose Flich, Jose Duato, システムエリアネットワークにおける適応型ルーティングのIn-Orderパケット配送手法, 情報処理学会技術研究報告 2004-ARC-159(23)SWoPP pp.133-138, Aug 2004
  16. 山田 裕, 鯉渕 道紘, 安生 健一朗, ， 松谷 宏紀，上樂 明也, 天野 英晴 チップ内ネットワークにおけるトポロジに対する考察, 情報処理学会技術研究報告 2004-ARC-160(7) pp.35--40, Dec. 2004(デザインガイア)
  17. 松谷 宏紀, 鯉渕 道紘, 山田 裕, 天野 英晴, チップ内ネットワークにおけるリンク故障時の経路設定方法, 電子情報通信学会技術研究報告 [FIIS], FIIS-05-156, Mar. 2005
  18. 松谷 宏紀，鯉渕 道紘, 山田 裕, 上樂 明也, 天野 英晴 非最短経路を用いたチップ内ネットワーク向け経路設定手法, 情報処理学会技術研究報告 2005-ARC-162, 2005-HPC-101 pp.169--174, Mar. 2005 (Hokke)
  19. 鯉渕 道紘 超並列計算機における耐故障性を持つデッドロックフリールーティング, 情報処理学会技術研究報告 2005-ARC-163(4) pp.19--24, May 2005
  20. 大塚 智宏, 鯉渕 道紘, 上樂 明也, 工藤 知宏, 天野 英晴, VLANを用いたマルチパスEthernetにおける経路構築法, 情報処理学会技術研究報告 2005-ARC-164, Aug. 2005
  21. 鯉渕 道紘, PCクラスタにおけるVLANを用いたイーサネットに関する研究, 国立情報学研究所ニュース pp.1, Dec. 2005
  22. 大塚智宏, 鯉渕道紘，工藤知宏, 天野英晴, スイッチでタグ付けを行うVLANルーティング法の提案と評価, 情報処理学会技術研究報告 2006-ARC-167,2006-HPC-105,pp.91--96, Mar. 2006
  23. 西村 康彦，鎌倉 正司郎，吉永 努，鯉渕道紘, 耐故障・適応ルーティングの自動チューニングに関する研究, 先進的計算基盤システムシンポジウム SACSIS 2006 論文集, pp.211-212, May 2006
  24. 長谷川 揚平，松谷 宏紀, {鯉渕 道紘, 天野 英晴,チップ内ネットワークを用いたマルチタスク向けリコンフィギュラブルアーキテクチャの検討, 電子情報通信学会技術研究報告 [リコンフィギュラブルシステム] 2006-7, Vol.106, No.49, pp.25-31, May 2006
  25. 松谷 宏紀，鯉渕 道紘, 天野 英晴, オンチップトーラス網における仮想チャネルフリーなマッピング手法 情報処理学会技術研究報告 2006-ARC-168, pp.101-106, Jun. 2006
  26. 鎌倉 正司郎, 吉永 努, 鯉渕道紘, 2D トーラスネットワークにおける動的予測ルーティング, 情報処理学会技術研究報告 2006-ARC-169, pp.97-102, Aug. 2006
  27. 松谷 宏紀，鯉渕 道紘, 天野 英晴, チップ内ネットワークにおける Fat H-Tree トポロジの性能評価, 情報処理学会技術研究報告 2006-ARC-169, pp.109-114, Aug. 2006
  28. Daihan Wang, Hiroki Matsutani, Masato Yoshimi, Michihiro Koibuchi, Hideharu Amano, A Parametric Study of Packet-Switched FPGA Overlay Networks, 電子情報通信学会技術研究報告 RECONF2006-32, Vol.106, No.247, pp.31-36, Sep 2006
  29. 佐山 純一, 鈴木 新一, 中尾 実, 鷹野 真司, 下田 哲郎, 漆谷 重雄, 山田 茂樹, 阿部 俊二, 松方 純, 計 宇生, 福田健介, 鯉渕 道紘, 次世代学術情報ネットワーク(SINET3)について, 全国共同利用情報基盤センター研究開発連合発表会(阪大), Nov. 2006
  30. 佐山 純一, 鈴木 新一, 中尾 実, 鷹野 真司, 下田 哲郎, 漆谷 重雄, 山田 茂樹, 阿部 俊二, 松方 純, 計 宇生, 福田健介, 鯉渕 道紘, 次世代学術情報ネットワーク(SINET3)について, 全国共同利用情報基盤センター研究開発連合発表会(阪大), Nov. 2006
  31. 松谷 宏紀，鯉渕 道紘, 天野 英晴, "3次元 IC 向け Fat Tree ベース Network-on-Chips", 情報処理学会技術研究報告 2007-ARC-171, pp.75-80, Jan. 2007 (松谷博士が平成19度山下記念研究賞受賞)
  32. 西川 由理，鯉渕 道紘,吉見 真聡 , 天野 英晴,``ClearSpeed製コプロセッサの並列ベンチマークによる性能評価と性能向上手法の提案'',情報処理学会技術研究報告, 2007-ARC-172 (44), 2007-HPC-109(44), pp.257--262, Mar. 2007
  33. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "クロスバ接続による3次元 Network-on-Chip 向け多層型トポロジ", 情報処理学会研究報告[計算機アーキテクチャ],2007-ARC-173, pp.109-114, Jun 2007.
  34. 西川 由理，鯉渕 道紘, 吉見 真聡, 三浦 謙一，天野 英晴, ``ClearSpeed製 SIMD型マルチコアプロセッサにおける並列ベンチマーク実行時 間予測手法の検討'', 情報処理学会技術研究報告 [計算機アーキテクチャ],2007-ARC-174, pp.43-48. Aug 2007 (SWoPP)
  35. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, "オンチップルータの 動的パワーシャットダウン'', 情報処理学会研究報告", 情報処理学会研究報告[計算機アーキテクチャ], 2007-ARC-174, pp.127-132, Aug 2007 (SWoPP).
  36. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``A Temporal Correlation Based Port Combination Methodology for Application-Specific Networks-on-chip on FPGAs'', 情報処理学会研究報告 2007-ARC-174 (SWoPP'07), pp.133-138, Aug 2007.
  37. 村上 弘和, 吉永 努, 鯉渕 道紘, "通信予測機構を用いた低遅延ネットワークの構成方法と評価", 情報処理学会研究報告 2007-ARC-176 (DesignGaia'07), pp.27-32, Nov 2007.
  38. 松谷 宏紀, 鯉渕 道紘, 王 代涵, 天野 英晴, "オンチップルータにおける仮想チャネル単位の走行時パワーゲー ティング", 情報処理学会研究報告 2007-ARC-175 (DesignGaia'07), pp.21-26, Nov 2007.
  39. 鯉渕 道紘, 松谷 宏紀, 天野 英晴, Timothy Mark Pinkston, "チップ内ネットワークにおける超高信頼技術", 電子情報通信学会技術研究報告 [コンピュータシステム], Vol.107, No.398, pp.9-14, Dec 2007.
  40. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, ``予測機構を持った低遅延オンチップルータアーキテクチャ'', 情報処理学会研究報告 2008-ARC-178, pp.99-104, May 2008
  41. Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, ``A Link Removal Methodology for Application-Specific Networks-on-chip on FPGAs'', IEICE Technical Reports RECONF2008-7, Vol.108, No.48, pp.37-42, May 2008.
  42. 川崎 考蔵，廣安 知之，三木 光範，鯉渕 道紘，漆谷 重雄, ``レイヤ1帯域オンデマンドサービスにおけるスケジューリングアルゴリズムの基礎的検討'', 電子情報通信学会技術研究報告 CPSY2008-28, pp.73-78, Aug 2008
  43. 橋岡 大地，明石 大，三野 峻徳，石田 慎一，井上 恒一，川島 英之，鯉渕 道紘，西 宏章, リッチなユーザサービスを提供するセマンティックルータの提案 情報処理学会研究報告 2008-ARC-179, pp.97-102, Aug 2008
  44. 松谷 宏紀，鯉渕 道紘，王 代涵，天野 英晴, チャネルの動的 On/Off 制御のための先読みルータアーキテクチャ, 情報処理学会研究報告 2008-ARC-179 (SWoPP'08), pp.133-138, Aug 2008
  45. 渡辺 崇文，中尾 昌広，廣安 知之，鯉渕 道紘，大塚 智宏 VLAN イーサネットを用いた大規模PCクラスタの検討, 情報処理学会研究報告 2008-ARC-179 (SWoPP'08), pp.169-174, Aug 2008
  46. 牧野 友昭, 明石　大, 井上 恒一, 川島 英之, 鯉渕 道紘, 西　宏章. ``リッチなユーザサービスを提供するセマンティックルータにおけるデータベースインサーションの提案'' 電子情報通信学会, 情報ネットワーク研究会(IN2008-45) vol. 108,pp.9-14, Sep 2008
  47. 永冨 泰次. 石田 慎一, 三野 峻徳, 川島 英之, 鯉渕 道紘, 西　宏章, ``リッチなユーザサービスを提供するセマンティックルータにおける正規表現プロセッサの提案'', 電子情報通信学会, ネットワークシステム研究会 (NS2008-80), vol. 108, pp.105-110, Sep 2008
  48. 鯉渕 道紘, 永冨 泰次, 牧野 友昭, 辻 良繁, 橋岡 大地, 明石 大, 三野 峻徳, 石田 慎一, 井上 恒一, 川島 英之, 西 宏章, ``情報の発信・共有・検索・受信に積極的に関わるセマンティックルータ'', 情報処理学会研究報告 2008-ARC-180, pp.53-56, Oct 2008
  49. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 吉永 努, "低遅延オンチップネットワークのための予測ルータの評価", 情報処理学会研究報告 2009-ARC-182, pp.1-6, Jan 2009
  50. 鯉渕 道紘, 大塚 智宏, 松谷 宏紀, 天野 英晴, ``マルチパスイーサネットにおける省電力 On/Off リンクアクティベーション法'' 情報処理学会技術研究報告 2009-ARC-182, pp.121-126, Feb. 2009 (Hokke)
  51. Michihiro Koibuchi, Hiroki Matsutani, "Chapter 3: Networks-on-Chip Protocols" in "Networks-on-Chips: Theory and Practice", Edited by Fayez Gebali, Haytham Elmiligi, Mohamed Watheq El-Kharashi, CRC Press, Mar 2009. ISBN-10: 1420079786
  52. 松谷 宏紀, 鯉渕 道紘, 天野 英晴, ``メニーコアにおけるタスクの移動を支 援する On-Chip Micro Mobility プロトコルの設計'', 情報処理学会研究報告 2009-ARC-183, no.2, Apr 2009
  53. Sen In, Hiroki Matsutani, Daihan Wang, Michihiro Koibuchi, Hideharu Amano, ``Performance and Cost Evaluations of On-Chip Network Topologies in FPGAs'', IEICE Technical Reports, RECONF2009-3, Vol.109, No.26, pp.13-18, May 2009
  54. Jose Miguel Montanana, Michihiro Koibuchi, Takafumi Watanabe, Tomoyuki Hiroyasu, Hiroki Matsutani, Hideharu Amano, ``An On/Off Link Regulations for Low-Power InfiniBand'', 情報処理学会研究報告 2009-ARC-184, No.21, Aug 2009
  55. 館下 智明, 秋岡 明香, 吉永 努, 松谷 宏紀, 鯉渕 道紘, ``予測ルータによる低遅延 Fat Treeネットワーク'', 情報処理学会研究報告 2009-ARC-184, No.31, Aug 2009
  56. Cisse Ahmadou Dit ADI，秋岡 明香，吉永 努，松谷 宏紀，鯉渕 道紘, ``Performance of Photonic Network on Chip using Prediction Switching'', 情報処理学会研究報告 2009-ARC-184, No.31, Aug 2009
  57. 永冨泰次, 鯉渕道紘，川島 英之，西 宏章 ``パケットストリームの正規表現処理を可能とするネットワークプロセッサ'', 情報処理学会研究報告 2009-ARC-184, No.21, Aug 2009
  58. 西川 由理，鯉渕 道紘，吉見 真聡，設樂 明宏，三浦 謙一，天野 英晴, ``ClearSpeed製SIMDプロセッサの通信性能評価'', 電子情報通信学会技術研究報告 CPSY2009, pp.91-96, Aug 2009
  59. 小島 悠, 松谷 宏紀，鯉渕 道紘，天野 英晴, ``Network-on-Chip におけるエラー検出・訂正方式に関する研究'', 電子情報通信学会技術研究報告 CPSY2009, pp.25-30, Aug 2009
  60. 川崎 考蔵，鯉渕 道紘，漆谷 重雄，吉見 真聡，廣安 知之，三木 光範, ``帯域オンデマンドサービスにおける資源分配最適化アルゴリズムの評価'', 電子情報通信学会技術研究報告 CPSY2009, pp.73-78, Aug 2009
  61. 牧野 友昭，辻 良繁，川島 英之，鯉渕 道紘，西 宏章, ``サービス指向型ルータにおける高速な書き込み機構の提案'', 電子情報通信学会技術研究報告 CPSY2009-23, Vol. 109, No.168, pp.79-84, Aug 2009
  62. 矢部 裕也, 松谷 宏紀, 鯉渕 道紘, 天野 英晴, 渡辺 崇文, 中尾 昌広, 廣安 知之, ``マルチパスイーサネットにおけるOn/Offリンクアクティベーション法の評価'', 電子情報通信学会技術研究報告 CPSY2009-24, Vol.109, pp.25〜30, Nov 2009
  63. 西川由理, 鯉渕 道紘, 松谷 宏紀, 天野 英晴, ``1-flit パケット構造を利用した非最短型完全適応ルーティング'', 電子情報通信学会技術研究報告 CPSY2010, pp.53-58, Jan 2010
  64. 川島 英之, 鯉渕 道紘, 西　宏章, ``パケットストリーム処理における正規表現選択演算を含む問合せ最適化'', 電子情報通信学会技術研究報告 CPSY2009-87, pp.315-320, Mar 2010
  65. 石田 慎一, 原島 真悟, 川島 英之, 鯉渕 道紘, 西　宏章, ``パケットデータ管理基盤における抽出処理の効率化技法'', 電子情報通信学会技術研究報告 CPSY2009-86, pp.309-314, Mar 2010
  66. 石田 慎一，原島 真悟，鯉渕 道紘，川島 英之，西 宏章, ``コンテキストスイッチを利用したルータにおけるTCPストリーム再構築の メモリ削減手法'', 情報処理学会研究報告 2010-ARC-190, No.5, Aug 2010
  67. 松谷 宏紀，鯉渕 道紘，黒田 忠広，天野 英晴. ``ワイヤレス 3-D NoC のための通信プロトコルの検討'', 情報処理学会研究報告 2010-ARC-190, No.17, Aug 2010
  68. 鯉渕 道紘, 原島 真悟, 永冨 泰次, 牧野 友昭, 石田 慎一, 井上 恒 一,川島 英之, 西 宏章, ``情報の共有・検索を行うサービス指向ルータ・アーキテクチャ'', 電子情報通信学会 新世代ネットワーク時限研究会, 新世代ネットワーク・ワークショップ2010, pp.79-86, Aug 2010
  69. 松谷 宏紀, 枚田 優人, 鯉渕 道紘, 宇佐美 公良, 中村 宏, 天野 英 a, ``NoCのための多電源可変パイプラインルータ'', 情報処理学会研究報告 2010-ARC-191, No.4, Oct 2010
  70. 王 帥, 松谷 宏紀, 鯉渕 道紘, 宇佐美 公良, 天野英晴, ``エラー検 出・再送機 能を備えた低消費電力オンチップルータの設計'', 情報処理学会研究報告 2011-ARC-193, No.18, Jan 2011
  71. 川島 英之，鯉渕 道紘， 井上 恒一，西 宏章,“サービス指向ルータ上の分散スト リーム処理エンジンにおけるノード間通信方式の検討” , 電子情報通信 学会 通信システム研究会（CS）, 2011.3.4
  72. 川島 英之，鯉渕 道紘，井上 恒一， 西 宏章,“サービス指向ルータ上の分散ス トリーム処理エンジンにおける適応的通信の検討”, 電子情報通信学会 情報ネットワーク研究会（IN）, 2010.12.17
  73. 八巻 隼人 , 原島 真悟 , 鯉渕 道紘 , 西 宏章, アプリケーションゲートウエイにおける処理オフロードの実現 研究報告計算機アーキテクチャ（ARC）,2011-ARC-194(8),1-4 (2011-03-03)
  74. 中村 武雄, 松谷 宏紀, 鯉渕 道紘, 宇佐美 公良, 天野 英晴, "多電源可変パイプラインルータにおける電源ドメインサイズの解析", 電子情報通信学会技術研究報告 CPSY2011-62, Vol.111, No.398, pp.49-54, Jan 2012

↑ページトップへ

講演等
  1. 鯉渕 道紘, 並列計算機とPCクラスタのネットワーク，電気通信大学大学院情報システム学研究科講演(2005/6、東京)
  2. 鯉渕 道紘, チップ内ネットワーク技術，日本学術振興会シリコン超集積化システム第165委員会講演(2007/7、福岡)
  3. 講師, ネットワーク管理担当者研修(SINET3)(2007/7、大阪)
  4. 鯉渕 道紘, ネットワークグループ, 学術情報ネットワークSINET3 のワクワクする使い方 (2008/3、東京)(講演)わくわくIT＠あきば2008、これからの研究環境を変える Cyber Science Infrastructureセッション
  5. 鯉渕 道紘, 中尾 実, ネットワークグループ, SINET3 for GRID Environment(2007/11)(プレゼンテーション) The Supercomputing (SC) conference, NAREGI Booth
  6. 鯉渕 道紘, HPC向け省電力インターコネクト, グローバルCOE「計算世界観の深化と展開」発足イベント計算世界観ワークショップ＃4：高性能計算における超省電力化 (2007/12、東京) (講演)
  7. 鯉渕 道紘, チップ内ネットワークの動向、半導体理工学センター(2008/03、新横浜)(講演)
  8. 鯉渕 道紘, ``Ethernetを用いたPCクラスタにおけるVLANを用いた最短経路構築法''，第48回　超並列計算研究会(2008/9，東京) 講演資料
  9. 鯉渕 道紘, ``Network-on-Chip の基礎と最新動向''，電子情報通信学会 2008年ソサイエティ大会(基礎・境界ソサイエティ，通信ソサイエティ，エレクトロニクスソサイエティ合同)チュートリアル (2008/9，川崎)
  10. 講師, 平成20年度第2回ネットワーク管理基礎研修,``学術情報ネットワーク SINET3''(2008/12，大阪)
  11. Michihiro Koibuchi, Future Ultra-Low-Power Computer Networks, The 1st KOREA-CHINA-JAPAN Young Researchers Workshop, 29-30 May 2010 Jeju, Korea
  12. Michihiro Koibuchi, Hiroaki Nishi, Service-oriented Router that Shares and Searches Information, 3rd EU-Japan Symposium on Future Internet and New Generation Networks 20-22 October 2010 Tampere, Finland
  13. 鯉渕 道紘, コンピュータ世界でのアーキテクチャとは？計算機の建築学 平成22年度国立情報学研究所市民講座「未来を変える情報学」 2010年10月5日(火) slides
  14. パネリスト「将来のスーパーコンピューティングへの挑戦」(宇川　彰) 「これからのスーパーコンピューティング技術の展開を考える」シンポジウム (HPCI)(2011年6月27-28日)」 プレゼン資料はこちら

重要論文・著書（上位10件）
査読付き論文／それらに相当する論文・著書
特許
上記に含まれない論文・記事・本等
講演等
チップ内ネットワークに関する論文は松谷博士のページから入手可能です

↑ページトップへ